2009%20 %20TUC%20sem1%20kol%20calosc%20termin%201%20gr%20B .pdf




File information

Title: Zadanie 1
Author: Adrian Nowak

This PDF 1.4 document has been generated by Writer / OpenOffice.org 3.1, and has been sent on pdf-archive.com on 21/08/2013 at 14:49, from IP address 83.238.x.x. The current document download page has been viewed 883 times.
File size: 110 KB (1 page).
Privacy: public file




Document preview


B

Zadanie 1a. Należy uprościć wyrażenie: W = ( X 1 + X 2) X 1( X 2 + X 3) + X 1 X 2 + X 1 X 3

Zadanie 1b. Dla podanej funkcji: F = b + cb + ab + a c określić kanoniczną postać sumy i iloczynu w zapisach:
literałowym, binarnym i dziesiętnym.
Zadanie 2a.
Metodą siatek Karnaugh’a dla podanej funkcji określić wyrażenie o minimalnej postaci iloczynu bez eliminacji
i z eliminacją hazardu.
ab \ cde

000

00
01

0

11

0

10

001

011

0

φ
0

010

110

111

0

0

0

φ

φ

0

φ

φ

0

0

0

φ

0

φ

0

Zadanie 2b.
Przeprowadzić analizę funkcji pod względem
hazardu. Określić rodzaj występującego hazardu.
Jako rozwiązanie podać wyrażenie wolne od hazardu
dla rozważanej funkcji.

101

100
φ

d

Zadanie 3.
Należy zaprojektować część translatora kodu opisanego siatką na kod BCD.
Podać rozwiązanie w postaci:
a) minimalnego wyrażenia iloczynu oraz schematu
z zastosowaniem 2-we bramek NOR dla b3 (bez
eliminacji hazardu),
b) minimalnego wyrażenia sumy oraz schematu
z zastosowaniem 2-we bramek NAND dla b0 (bez
eliminacji hazardu).

w1w0
w3w2 \ 00 01 11 10
00
01
11
10

0

1

8

7

2
3

4

6

5

9

Zadanie 4.
Zaprojektować układ, realizujący funkcję: f = Σ( 3, 8, 10, 11, 12, 14, 19, 22, 23, 27, 30, 31 )abcde
Do realizacji należy wykorzystać strukturę demultiplekser-multiplekser + n-wejściowe bramki NAND. DMX
4-bitowy, o prostych wyjściach, MUX 8-bitowy zanegowany.
UWAGA 1: do sterowania DMX należy użyć zmiennych ab. Zmienne mogą być podpięte bezpośrednio jedynie
pod wejścia adresowe (nie można podpinać zmiennych pod wejścia danych).
Poza powyższymi wymaganiami liczy się optymalność rozwiązania.
Zadanie 5.
Zaprojektować układ iteracyjny o n wejściach i n wyjściach sygnalizujący wystąpienie zer na dokładnie dwóch
wejściach spośród wszystkich poprzedzających i-tą komórkę wejść. Sygnalizacja wystąpienia następuje poprzez
ustawienie 1 na wszystkich wyjściach następnych yi. Rozwiązanie podać w postaci wyrażeń końcowych układu
oraz opisu polaryzacji pierwszej komórki (bez schematu).
Uwaga! Zwrócić uwagę na dokładne opisanie poszczególnych faz projektowania oraz poprawne podłączenie
pierwszej komórki układu.


Document preview - 2009%20-%20TUC%20sem1%20kol%20calosc%20termin%201%20gr%20B.pdf - Page 1/1






Download original PDF file

2009%20-%20TUC%20sem1%20kol%20calosc%20termin%201%20gr%20B.pdf (PDF, 110 KB)

Download







Share on social networks







Link to this page



Permanent link

Use the permanent link to the download page to share your document on Facebook, Twitter, LinkedIn, or directly with a contact by e-Mail, Messenger, Whatsapp, Line..




Short link

Use the short link to share your document on Twitter or by text message (SMS)




HTML Code

Copy the following HTML code to share your document on a Website or Blog




QR Code to this page


QR Code link to PDF file 2009%20-%20TUC%20sem1%20kol%20calosc%20termin%201%20gr%20B.pdf






This file has been shared publicly by a user of PDF Archive.
Document ID: 0000119045.
Report illicit content